Publicação
A deblocking filter architecture for high efficiency video coding standard (HEVC).
| Resumo: | O novo padrão de compressão de video HEVC (High Efficiency Video Coding) contém uma variedade de ferramentas de codificação que fornecem taxas de compressão mais altas em comparação com o antigo padrão H.264/AVC. As taxas de compressão mais altas atingidas pelo HEVC resultam em um aumento da complexidade computacional para codificar e decodificar vídeo. A necessidade de codificar e decodificar vídeos de definição ultra alta (UHD) atendendo a restições de aplicações tempo-real exigem que arquiteturas de hardware sejam desenvolvidas para acelerar o tempo de execução de algumas ferramentas do HEVC, devido a suas altas complexidades computacionais e ao grande volume de dados que necessita ser processado. Neste trabalho, nós discutimos algumas das ferramentas do HEVC e as complexidades de algumas delas, a fim de propor uma arquitetura para o filtro de deblocagem (Deblocking Filter). Nós discutimos em detalhes a implementação dos datapaths do hardware que implementam as condições e operações de filtragem, além da unidade de controle de nossa arquitetura. |
|---|---|
| Autores principais: | Dalcin, Felipe Vogel |
| Assunto: | Microeletrônica Sistemas embarcados Digital video coding High efficiency video coding standard Deblocking filter Hardware architecture |
| Ano: | 2014 |
| País: | Brasil |
| Tipo de documento: | trabalho de fim de curso |
| Tipo de acesso: | acesso aberto |
| Instituição associada: | IBICT |
| Idioma: | inglês |
| Origem: | Oasisbr |
| Resumo: | O novo padrão de compressão de video HEVC (High Efficiency Video Coding) contém uma variedade de ferramentas de codificação que fornecem taxas de compressão mais altas em comparação com o antigo padrão H.264/AVC. As taxas de compressão mais altas atingidas pelo HEVC resultam em um aumento da complexidade computacional para codificar e decodificar vídeo. A necessidade de codificar e decodificar vídeos de definição ultra alta (UHD) atendendo a restições de aplicações tempo-real exigem que arquiteturas de hardware sejam desenvolvidas para acelerar o tempo de execução de algumas ferramentas do HEVC, devido a suas altas complexidades computacionais e ao grande volume de dados que necessita ser processado. Neste trabalho, nós discutimos algumas das ferramentas do HEVC e as complexidades de algumas delas, a fim de propor uma arquitetura para o filtro de deblocagem (Deblocking Filter). Nós discutimos em detalhes a implementação dos datapaths do hardware que implementam as condições e operações de filtragem, além da unidade de controle de nossa arquitetura. |
|---|
Atividades financiadas
Não foram encontrados projetos financiados.