Os dispositivos de medição são largamente utilizados, desde aplicações remotas a tarefas mais precisas. A ação de medir a temperatura está embutida em diversas tarefas do nosso cotidiano, sejam elas, com baixo ou alto nível de abstração de detalhes. Este artigo apresenta a implementação de um termómetro digital, através do uso do sensor de temperatura LM35 e da placa de desenvolvimento Spartan3E da Xilinx. A análise do Processamento Digital, através de conceitos tais como Fast Fourier Transform (FFT) e de Modelagem Matemática, é veloz e eficaz. Esta análise é realizada com o auxilio das ferramentas práticas disponíveis no aplicativo de software MatLab. O Field Programmable Gate Array (FPGA) recebe o sinal digital convertido pelo Conversor Analógico Digital (ADC) e apresenta os resultados no ecrã interno. A linguagem de programação principal utilizada para o processo é o VHSIC Hardware Description Language (VHDL).

Many relevant problems to NP-Hard class are present in the real world. Among them we can mention the problems of network design (PNDs) that involve electricity distribution, vehicle traffic, and others. There are not algorithms which provide a exact solution for these types of problems with an acceptable computation time. Over the years, research has been developed used evolutionary algorithms (EAs) to provide an efficient solution with a acceptable computation time for these problems. In addition, appropriate data structures may further improve the performance of EAs to PNDs. The node-depth-degree (NDDE) representation have show significant results for PNDs. The application of EAs in hardware can improve the performance of the algorithm. In this sense, this work presents the implementation of a EA in Nios II processor of a FPGA board to solving the PND minimum spanning tree with degree constraint. The results demonstrate that the implementation of EAs in hardware brings significant results with better performance, due to the power of parallelism present in the FPGA.

Controle de processos é uma das muitas aplicações que aproveitam as vantagens do uso da teoria de conjuntos nebulosos. Nesse tipo de aplicação, o controlador é, geralmente, embutido no dispositivo controlado. Esta dissertação propõe uma arquitetura reconfigurável eficiente para controladores nebulosos embutidos. A arquitetura é parametrizável, de tal forma, que permite a configuração do controlador para que este possa ser usado na implementação de qualquer aplicação ou modelo nebuloso. Os parâmetros de configuração são: o número de variáveis de entrada (N); o número de variáveis de saída (M); o número de termos linguísticos (Q); e o número total de regras (P). A arquitetura proposta proporciona também a configuração das características que definem as regras e as funções de pertinência de cada variável de entrada e saída, permitindo a escalabilidade do projeto. A composição das premissas e consequentes das regras são configuráveis, de acordo com o controlador nebuloso objetivado. A arquitetura suporta funções de pertinência triangulares, mas pode ser estendida para aceitar outras formas, do tipo trapezoidal, sem grandes modificações. As características das funções de pertinência de cada termo linguístico, podem ser ajustadas de acordo com a definição do controlador nebuloso, permitindo o uso de triângulos. Virtualmente, não há limites máximos do número de regras ou de termos linguísticos empregados no modelo, bem como no número de variáveis de entrada e de saída. A macro-arquitetura do controlador proposto é composta por N blocos de fuzzificação, 1 bloco de inferência, M blocos de defuzzificação e N blocos referentes às características das funções de pertinência. Este último opera apenas durante a configuração do controlador. A função dos blocos de fuzzificação das variáveis de entrada é executada em paralelo, assim como, os cálculos realizados pelos blocos de defuzzificação das variáveis de saída. A paralelização das unidades de fuzzificação e defuzzificação permite acelerar o processo de obtenção da resposta final do controlador. Foram realizadas várias simulações para verificar o correto funcionamento do controlador, especificado em VHDL. Em um segundo momento, para avaliar o desempenho da arquitetura, o controlador foi sintetizado em FPGA e testado em seis aplicações para verificar sua reconfigurabilidade e escalabilidade. Os resultados obtidos foram comparados com os do MATLAB em cada aplicação implementada, para comprovar precisão do controlador.

Desde os primórdios da humanidade, a descoberta do método de processamento cerebral do som, e consequentemente da música, fazem parte do imaginário humano. Portanto, as pesquisas relacionadas a este processo constituem um dos mais vastos campos de estudos das áreas de ciências. Dentre as inúmeras tentativas para compreensão do processamento biológico do som, o ser humano inventou o processo automático de composição musical, com o intuito de aferir a possibilidade da realização de composições musicais de qualidade sem a imposição sentimental, ou seja, apenas com a utilização das definições e estruturas de música existentes. Este procedimento automático de composição musical, também denominado música aleatória ou música do acaso, tem sido vastamente explorado ao longo dos séculos, já tendo sido utilizado por alguns dos grandes nomes do cenário musical, como por exemplo, Mozart. Os avanços nas áreas de engenharia e computação permitiram a evolução dos métodos utilizados para composição de música aleatória, tornando a aplicação de autômatos celulares uma alternativa viável para determinação da sequência de execução de notas musicais e outros itens utilizados durante a composição deste tipo de música. Esta dissertação propõe uma arquitetura para geração de música harmonizada a partir de intervalos melódicos determinados por autômatos celulares, implementada em hardware reconfigurável do tipo FPGA. A arquitetura proposta possui quatro tipos de autômatos celulares, desenvolvidos através dos modelos de vizinhança unidimensional de Wolfram, vizinhança bidimensional de Neumann, vizinhança bidimensional Moore e vizinhança tridimensional de Neumann, que podem ser combinados de 16 formas diferentes para geração de melodias. Os resultados do processamento realizado pela arquitetura proposta são melodias no formato .mid, compostas através da utilização de dois autômatos celulares, um para escolha das notas e outro para escolha dos instrumentos a serem emulados, de acordo com o protocolo MIDI. Para tal esta arquitetura é formada por três unidades principais, a unidade divisor de frequência, que é responsável pelo sincronismo das tarefas executadas pela arquitetura, a unidade de conjunto de autômatos celulares, que é responsável pelo controle e habilitação dos autômatos celulares, e a unidade máquina MIDI, que é responsável por organizar os resultados de cada iteração corrente dos autômatos celulares e convertê-los conforme a estrutura do protocolo MIDI, gerando-se assim o produto musical. A arquitetura proposta é parametrizável, de modo que a configuração dos dados que influenciam no produto musical gerado, como por exemplo, a definição dos conjuntos de regras para os autômatos celulares habilitados, fica a cargo do usuário, não havendo então limites para as combinações possíveis a serem realizadas na arquitetura. Para validação da funcionalidade e aplicabilidade da arquitetura proposta, alguns dos resultados obtidos foram apresentados e detalhados através do uso de técnicas de obtenção de informação musical.

Radar has been in existence for nearly a century with an initial interest towards military purposes and it had a recent steep growth trend due to a wide variety of industrial applications. Spatial reconstruction of the environment surrounding the radar becomes an important issue in many applications, including concealed-object detection, identification and tracking. With the foreseen radar massive deployment, interference is sought to be a bottleneck on future radar technology. This thesis aims at addressing a novel radar using the Swept Time- Delay Cross-Correlator (STDCC) technique that presents high-resolution and multi-user operation with its good interference immunity. Its radar signal processing is based on all-digital binary sequences that represent a quantum leap in radar future front-end architecture, presenting significant advantages in terms of low baseband computational demand and low-cost radar system due to its time-relaxed data acquisition and its all-digital waveform generation. In particular, the envisaged technique is sought to mitigate incumbent and mutual interference risks. This work will also address polarimetric capabilities to further identify the intended targets with an image algorithm SAR tested in the end.

This paper reports on the first results of a Swept Time-Delay Cross Correlator (STDCC) based radar performance for the detection of concealed objects in a foliage. The real-time STDCC radar operating at 25 GHz with 500 MHz bandwidth detection capabilities is benchmarked together with a VNA technique using a central frequency of 11 GHz with 18 GHz bandwidth. A set of measurements were performed to assess the attenuation caused by multiple trees and compare them with literature model estimations. Both radar techniques may accurately detect the position of a concealed corner reflector, showing their great stability over time. The object distance accuracy was confirmed to be related with the used bandwidth, having both technologies been compared with different and same bandwidths. Our analysis also confirmed the expected 20 dB of single tree attenuation, showing similar detections/attenuations with both radar systems.

The increased availability of civilian technology has created new threats to public safety. As some of these technologies operate in the radio frequency spectrum, blocking them is essential to maintaining public safety. Moreover, the relatively low cost of these new technologies, especially when compared to military systems, has led to them being adopted massively in war scenarios. Initially, radio systems were based on fixed hardware, but today the migration of analogue hardware and all its functions to digital equivalents is one of the main areas of research in radio systems, mainly using the SDR approach. Since jammers are essentially radio systems, they can also benefit from these SDR technologies, adding versatility and allowing the same equipment to be used in different circumstances. This work departs from a software-defined jammer implemented in RFSoC and aims to extend the existing architecture. To this end, more transmission channels have been added and the variety of signals that can be generated has been extended. This required the implementation of an online signal generator that models a 16- QAM signal with 240 MHz of bandwidth in real time. In addition, an RF-DAC was added to the system to transmit the new signal. An extensive study was also carried out on the effect of interference from different waveforms, in the case of the target to be blocked being Wi-Fi, namely the IEEE 802.11n and IEEE 802.11ac standards. The waveforms tested were: white Gaussian noise, mono and multi-tones, 16-QAM, Wi-Fi 802.11n/ac. The results obtained indicate that 16-QAM and Wi-Fi 802.11n/ac have the best power performance. The laboratory tests also show that the 2.4 GHz and 5 GHz Wi-Fi bands can be successfully jammed using a fixed number of tones, which allows for a jammer approach based on multiple tones.